RISC-V

RISC-V Instruction Set Architecture (ISA) libero e aperto, che consente una nuova era per l’innovazione dei processori grazie alla collaborazione open standard. Nato nelle università e nella ricerca accademica, il progetto distribuisce un nuovo livello di libertà hardware e software free ed estensibile sulle architetture, preparando la strada al prossimo mezzo secolo di progettazione e innovazione informatica.

RISC-V is a free and open Instruction Set Architecture (ISA) enabling a new era of processor innovation through open standard collaboration. Born in academia and research, RISC-V ISA delivers a new level of free, extensible software and hardware freedom on architecture, paving the way for the next 50 years of computing design and innovation.